美國高通公司（Qualcomm Inc.）同意授權華為的邏輯折疊（LogicFolding） 晶片製造技術專利。
較早前，華為公布了韜（τ）定律：以「時間縮微」替代傳統電晶體幾何微縮，透過縮短信號與數據傳輸延遲來提升整體運算效率。
簡單來說，「邏輯折疊」是實現「韜定律」在電路層面的核心技術與具體路徑。LogicFolding 採用雙層三維重構設計，晶片電晶體密度與能效大幅提升，目標在 2031 年達到等效 1.4 奈米製程水準，反映了華為即使無法獲得最先進的光刻設備，依然可以通過其他的技術突破，生產出低於 2 奈米的晶片，擺脫對最先進光刻技術（如 EUV 極紫外光光刻機）的依賴。
華為可利用現有的成熟的光刻設備（如 DUV 深紫外光光刻機），達到媲美頂級先進製程的性能與晶體管密度。根據華為在國際電路與系統研討會（ISCAS）發表的數據，透過 LogicFolding 邏輯折疊，麒麟新一代晶片在完全不改變光刻製程節點的情況下，直接實現了：晶體管密度提升 53.5%和能效（功耗優化）提升 41%。
高通獲得授權之後，預計將高效能晶片的價格生產成本，進一步推低。
「邏輯折疊」是華為實現「韜定律」在電路層面的核心技術。雙方這項多年期交叉授權協議涵蓋了5G設備、人工智能服務、近距和共包光學及網絡技術等領域，證明華為在先進晶片製造的實力，，3D 邏輯折疊仍然需要一套全新且極度複雜的 3D EDA 工具鏈支援設計。目前全球先進 EDA 由三家外資包攬，包括最先進的 EDA 軟件。由於華為仍然受到美國制裁，無法獲得最先進的 EDA 軟件，意味華為也是自行開發 EDA 。
華為發言人表示，協議有助於雙方在先進技術領域的合作，還將推動整個半導體和人工智能產業的發展。
協議反映了高通和華為在技術創新和市場競爭中的互補性，也顯示出兩家公司在面對全球市場變化時的戰略合作。5G和人工智能技術的快速發展，協議有望為雙方帶來更多合作機會，同時也將對整個行業產生深遠影響。